This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problems Mailbox.

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-336705

(43) Date of publication of application: 24.11.1992

(51)Int.CI.

H03G 3/10 H03G 3/02

(21)Application number: 03-107246

(71)Applicant: MATSUSHITA ELECTRIC IND CO LTD

(22)Date of filing:

13.05.1991


(72)Inventor: SEKI NOBUYUKI

(54) ATTACK RELEASE CIRCUIT AND DEVICE VOICE COMPRESSION EXPANSION CIRCUIT USING THE ATTACK RELEASE CIRCUIT

(57)Abstract:

PURPOSE: To form the attack release circuit by utilizing digital signal processing.

CONSTITUTION: The circuit is provided with a 1st selection means 6 provided with a 1st multiplier 2 and a 2nd multiplier 3 connected in parallel with an input terminal and selecting an output of the 1st multiplier 2 and the 2nd multiplier 3 depending on the result of the comparison by a comparator 4, and an output of a selection means connects to one input of an adder 7, an output of the adder 7 connects to an output terminal and a delay device 8, an output of the delay device 8 connects in parallel with a 3rd multiplier 9 and a 4th multiplier 10, the output of the 3rd and 4th multipliers is connected to a 2nd selection means 11 making selection depending on the result of the comparator and an output of the 2nd selection means 11 is connected to the other input of the adder 7.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

FΙ

(11)特許出願公開番号

特開平4-336705

(43)公開日 平成4年(1992)11月24日

(51) Int.Cl.*

識別記号

庁内整理番号

技術表示箇所

H 0 3 G 3/10

D 7239-5 J

3/02

A 7239-5 J

審査請求 未請求 請求項の数8(全 8 頁)

(21)出願番号

特願平3-107246

(22)出願日

平成3年(1991)5月13日

(71)出願人 000005821

松下電器産業株式会社

大阪府門真市大字門真1006番地

(72)発明者 関 信之

神奈川県横浜市港北区網島東四丁目3番1

号 松下通信工業株式会社内


(74)代理人 弁理士 武田 元敏 (外1名)

(54) 【発明の名称】 アタツク・リリース回路とアタツク・リリース回路を用いた音声圧縮・伸張回路

(57)【要約】

【目的】 ディジタル信号処理を応用して、アタック・ リリース回路を構成する。

【構成】 入力端子に並列に接続された、第1の乗算器 2と第2の乗算器3を備え、比較器4の結果により第1の乗算器2と第2の乗算器3の出力を選択する第1の選択手段6を備え、選択手段の出力を加算器7の一入力に接続し、加算器7の出力は出力端子と遅延器8に接続され、遅延器8の出力は並列に第3の乗算器9と第4の乗算器10に接続され、第3と第4の乗算器の出力は前配比較器の結果により選択が行われる第2の選択手段11に接続され、第2の選択手段11の出力を前記の加算器7のもう一方の入力に接続するようにした。



【特許請求の範囲】

【請求項1】 入力端子に並列に接続された、第1の乗 算器と第2の乗算器を備え、比較器の結果により第1の 乗算器と第2の乗算器の出力を選択する第1の選択手段 を備え、選択手段の出力を加算器の一入力に接続し、加 算器の出力は出力端子と遅延器に接続され、遅延器の出 力は並列に第3の乗算器と第4の乗算器に接続され、第 3と第4の乗算器の出力は前記比較器の結果により選択 が行われる第2の選択手段に接続され、第2の選択手段 の出力を前記の加算器のもう一方の入力に接続するよう にしたアタック・リリース回路。

【請求項2】 入力端子に接続された加算器を備え、加 算器の出力を並列に遅延器と第1の乗算器と第2の乗算 器に接続し、遅延器の出力は並列に第3の乗算器と第4 の乗算器に接続し、第3と第4の乗算器の出力は比較器 の結果により選択が行われる第2の選択手段に接続し、 第2の選択手段の出力を前記の加算器のもう一方の入力 に接続し、前記比較器の結果により第1の乗算器と第2 の乗算器の出力を選択する第1の選択手段を設け、第1 の選択手段の出力を出力信号とし出力端子から取り出す ようにしたアタック・リリース回路。

入力端子に接続された加算器を備え、加 【請求項3】 算器の出力を並列に遅延器と出力端子に接続し、遅延器 の出力は第1の乗算器と第2の乗算器に接続し、第1と 第2の乗算器の出力は比較器の結果により選択が行われ る選択手段に接続し、選択手段の出力を前記の加算器の もう一方の入力に接続するようにしたアタック・リリー ス回路。

【請求項4】 入力端子に接続された加算器を備え、加 算器の出力を並列に第1の乗算器と第2の乗算器に接続 し、比較器の結果により第1の乗算器と第2の乗算器の 出力を選択する第1の選択手段を設け、第1の選択手段 の出力を出力端子と遅延器に接続し、遅延器の出力は並 列に第3の乗算器と第4の乗算器に接続し、第3と第4 の乗算器の出力は前記比較器の結果により選択が行われ る第2の選択手段に接続し、第2の選択手段の出力を前 記の加算器のもう一方の入力に接続するようにしたアタ ック・リリース回路。

【請求項5】 入力端子に並列にレベル制御手段とシリ ーズ接続された絶対値発生回路と、しきい値が入力され 40 た引算器と、べき乗変換器、とアタック・リリース回路 を設け、アタック・リリース回路の出力を前記レベル制 御手段の制御端子に接続し、レベル制御手段の出力を出 力端子に接続し、前記アタック・リリース回路に、入力 端子に並列に接続された、第1の乗算器と第2の乗算器 を備え、比較器の結果により第1の乗算器と第2の乗算 器の出力を選択する第1の選択手段を備え、選択手段の 出力を加算器の一入力に接続し、加算器の出力は出力端 子と遅延器に接続され、遅延器の出力は並列に第3の乗 算器と第4の乗算器に接続され、第3と第4の乗算器の

出力は前記比較器の結果により選択が行われる第2の選 択手段に接続され、第2の選択手段の出力を前配の加算 器のもう一方の入力に接続するようにした回路を用いる ことを特徴とする音声圧縮・伸張回路。

【請求項6】 入力端子に並列にレベル制御手段とシリ ーズ接続された絶対値発生回路と、しきい値が入力され た引算器と、べき乗変換器、とアタック・リリース回路 を設け、アタック・リリース回路の出力を前記レベル制 御手段の制御端子に接続し、レベル制御手段の出力を出 10 カ端子に接続し、前記アタック・リリース回路に、入力 端子に接続された加算器を備え、加算器の出力を並列に 遅延器と第1の乗算器と第2の乗算器に接続し、遅延器 の出力は並列に第3の乗算器と第4の乗算器に接続し、 第3と第4の乗算器の出力は比較器の結果により選択が 行われる第2の選択手段に接続し、第2の選択手段の出 力を前記の加算器のもう一方の入力に接続し、前記比較 器の結果により第1の乗算器と第2の乗算器の出力を選 択する第1の選択手段を設け、第1の選択手段の出力を 出力信号として出力端子から取り出すようにした回路を 用いることを特徴とする音声圧縮・伸張回路。

【請求項7】 入力端子に並列にレベル制御手段とシリ ーズ接続された絶対値発生回路と、しきい値が入力され た引算器と、べき乗変換器、とアタック・リリース回路 を設け、アタック・リリース回路の出力を前記レベル制 御手段の制御端子に接続し、レベル制御手段の出力を出 力端子に接続し、前記アタック・リリース回路に、入力 端子に接続された加算器を備え、加算器の出力を並列に 遅延器と出力端子に接続し、遅延器の出力は並列に第1 の乗算器と第2の乗算器に接続し、第1と第2の乗算器 の出力は比較器の結果により選択が行われる選択手段に 接続し、選択手段の出力を前記の加算器のもう一方の入 力に接続するようにした回路を用いることを特徴とする 音声圧縮・伸張回路。

【請求項8】 入力端子に並列にレベル制御手段とシリ ーズ接続された絶対鎮発生回路と、しきい値が入力され た引算器と、べき乗変換器と、アタック・リリース回路 を設け、アタック・リリース回路の出力を前記レベル制 御手段の制御端子に接続し、レベル制御手段の出力を出 力端子に接続し、前記アタック・リリース回路に、入力 **端子に接続された加算器を備え、加算器の出力を並列に** 第1の乗算器と第2の乗算器に接続し、比較器の結果に より第1の乗算器と第2の乗算器の出力を選択する第1 の選択手段を設け、第1の選択手段の出力を出力端子と 遅延器に接続し、遅延器の出力は並列に第3の乗算器と 第4の乗算器に接続し、第3と第4の乗算器の出力は前 記比較器の結果により選択が行われる第2の選択手段に 接続し、第2の選択手段の出力を前記の加算器のもう一 方の入力に接続するようにした回路を用いることを特徴 とする音声圧縮・伸張回路。

【発明の詳細な説明】

50

[0001]

【産業上の利用分野】本発明は、音響機器に関係し、具体的にはディジタル信号処理を利用したアタック・リリース回路とアタック・リリース回路を用いた音声レベルを圧縮・伸張する音響効果装置に関するものである。

[0002]

【従来の技術】図6は、従来のアタック・リリース回路 の構成を示している図6において、入力端子71はダイオ ード72と可変抵抗み73を通しキャパシタ74と可変抵抗B 75と出力端子76に接続されている。次に上記従来例の動 作について説明する。図6において、キャパシタ74に充 電されている電圧より高い入力電圧が入力端子71に印加 されると、ダイオード72はON状態となり、可変抵抗A 73とキャパシタンスにより決定される時定数でチャージ が行われる。一方、キャパシタ74に充電されている電圧 より低い入力電圧が入力端子71に印加されると、ダイオ ード72はOFF状態となり、可変抵抗B73とキャパシタ ンスにより決定される時定数でディスチャージが行われ る。このように上記従来のアッタック・リリース回路で もこのチャージ/ディスチャージの時定数を可変抵抗A 20 およびBで独立に可変できるアタック・リリース信号を 発生することができる。

[0003]

【発明が解決しようとする課題】しかしながら、上記従来の装置をディジタル信号処理に応用して構成しようとした場合、アタック・リリースの処理を縦続に行う必要があり、処理が複雑化するという問題があった。本発明はこのような従来の問題を解決するものであり、ディジタル信号処理において比較的簡単な構成で発生できるアタック・リリース回路を提供することを目的とするものである。

[0004]

【課題を解決するための手段】本発明は上記目的を達成するために、第1の手段としては、入力端子に並列に接続された、第1の乗算器と第2の乗算器を備え、比較器の結果により第1の乗算器と第2の乗算器の出力を選択する第1の選択手段を備え、選択手段の出力を加算器の一入力に接続し、加算器の出力は出力端子と遅延器に接続され、遅延器の出力は並列に第3の乗算器と第4の乗算器に接続され、第3と第4の乗算器の出力は前記比較器の結果により選択が行われる第2の選択手段に接続され、第2の選択手段の出力を前配の加算器のもう一方の入力に接続するようにしたものである。

【0005】また、第2の手段としては、入力端子に接続された加算器を備え、加算器の出力を並列に遅延器と第1の乗算器と第2の乗算器に接続し、遅延器の出力は並列に第3の乗算器と第4の乗算器に接続し、第3と第4の乗算器の出力は比較器の結果により選択が行われる第2の選択手段に接続し、第2の選択手段の出力を前述の加算器のもう一方の入力に接続し、前記比較器の結果50

により第1の乗算器と第2の乗算器の出力を選択する第 1の選択手段を設け、第1の選択手段の出力を出力信号 とし出力端子から取り出すようにしたものである。

【0006】また、第3の手段としては、入力端子に接続された加算器を備え、加算器の出力を並列に遅延器と出力端子に接続し、遅延器の出力は並列に第1の乗算器と第2の乗算器に接続し、第1と第2の乗算器の出力は前記比較器の結果により選択が行われる選択手段に接続し、選択手段の出力を前記加算器のもう一方の入力に接続があるようにしたものである。

【0007】また、第4の手段としては、入力端子に接続された加算器を備え、加算器の出力を並列に第1の乗算器と第2の乗算器に接続し、比較器の結果により第1の乗算器と第2の乗算器の出力を選択する第1の選択手段を設け、第1の選択手段の出力を出力端子と遅延器に接続し、遅延器の出力は並列に第3の乗算器と第4の乗算器に接続し、第3と第4の乗算器の出力は前記比較器の結果により選択が行われる第2の選択手段に接続し、第2の選択手段の出力を前記の加算器のもう一方の入力に接続するようにしたものである。

【0008】更に、第5の手段としては、入力端子に並列にレベル制御手段とシリーズ接続された絶対値発生回路と、しきい値が入力された引奪器と、べき乗変換器と、アタック・リリース回路を設け、アタック・リリース回路の出力を前記レベル制御手段の制御端子に接続し、レベル制御手段の出力を出力端子に接続し、前記アタック・リリース回路に前記第1の手段の回路を用いた音声圧縮・伸張回路を構成するようにしたものである。

[0009]また、第6の手段としては、入力端子に並 30 列にレベル制御手段とシリーズ接続された絶対値発生回 路と、しきい値が入力された引算器と、べき乗変換器と、アタック・リリース回路を設け、アタック・リリース回路の出力を前記レベル制御手段の制御端子に接続し、レベル制御手段の出力を出力端子に接続し、前記アタック・リリース回路に前記第2の手段の回路を用いた音声圧縮・伸張回路を構成するようにしたものである。

【0010】また、第7の手段としては、入力端子に並列にレベル制御手段とシリーズ接続された絶対値発生回路と、しきい値が入力された引算器と、べき乗変換器と、アタック・リリース回路を設け、アタック・リリース回路の出力を前記レベル制御手段の制御端子に接続し、かベル制御手段の出力を出力端子に接続し、前記アタック・リリース回路に前記第3の手段の回路を用いた音声圧縮・伸張回路を構成するようにしたものである。

【0011】そして、第8の手段としては、入力端子に ・並列にレベル制御手段とシリーズ接続された絶対値発生 ・回路と、しきい値が入力された引算器と、べき乗変換器 と、アタック・リリース回路を設け、アタック・リリー ス回路の出力を前記レベル制御手段の制卸端子に接続 し、レベル制御手段の出力を出力端子に接続し、前記ア

れば、

ŝ

タック・リリース回路に前記第4の手段の回路を用いた 音声圧縮・伸張回路を構成するようにしたものである。 【0012】

【作用】したがって、本発明によれば上記第1~第8の 手段に応じ以下の作用を有する。

- (1) アタック・リリース回路をディジタル信号処理により実現できる(第1の手段~第8の手段で共通)。
- (2) ディジタル信号処理により実現が可能であるので、 抵抗/キャパシタの経年変化等の劣化がない(第1の手段~第4の手段で共通)。
- (3) アナログ回路を置き換えたものより簡略化した処理 でアタック・リリース回路を構成できる(第1の手段、 第2の手段、第4の手段で共通)。
- (4) アタック/リリースの時定数を独立して調整できる (第1の手段~第6の手段および第8の手段で共通)。
- (5) 第3手段のときは、アナログ回路を置き換えたものより簡略化した処理でアタック・リリース回路を構成でき、さらに特度を若干機柱にすることにより、より簡略化した処理でアタック・リリース回路を構成できる。
- (6) ディジタル信号処理により実現が可能であるので、 抵抗/キャパシタの経年変化等の劣化がない音声圧縮・ 伸張回路を構成できる(第5手段~第8手段に共通)。
- (7) アナログ回路を置き換えたものより簡略化した処理 で音声圧縮・伸張回路を構成できる(第5の手段~第8 の手段)。

[0013]

【実施例】図1は、本発明の第1の実施例のアタック・リリース回路の構成を示すものである。図1において、1は入力増子でありアタック係数乗算器A2とリリース係数乗算器A3の出力は切り換え器A6の入力にそれぞれ接続されており切り換え器A6の入力にそれぞれ接続されており切り換え器A6の出力は加算器7の入力の一方に接続されている。加算器の出力は、出力端子12と遅延器8の入力に接続されており遅延器8の出力は並列にアタック係数乗算器B9とリリース係数乗算器B10の出力は切り換え器B11の入力にそれぞれ接続されており、切り換え器B11の入力にそれぞれ接続されており、切り換え器B11の出力は加算器7の入力のもう一方に接続されている。比較器4は遅延器8の出力と入力信号の比較を行っ40ている。

【0014】次に上記第1の実施例の動作について説明する。図1において、入力端子1に信号が印加されると、比較器4において加算器7と遅延器8、アタック係数乗算器B9またはリリース係数乗算器B10、および切り換え器B11により構成されるフィードパックループに蓄積された値との比較が行われ、入力信号が蓄積値より小さい場合、各切り換え器A6、B11においてそれぞれアタック係数乗算器例が選択される。アタック係数乗算器例が選択されると、アタック係数乗算器A2により係 50

数 a。との乗算が行われ、本回路のゲインを調整した後、加算器 7 に入力される。前記フィードバックループでは、アタック係数乗算器 8 9 側が選択されており、蓄積値を徐々に 0 に向かって指数的に減少させるように回路が働いている。また、入力信号が蓄積値より大きい場合、各切り換え器 A 6 。 B 11 においてそれぞれりリース係数乗算器側が選択される。リリース係数乗算器側が選択される。リリース係数乗算器側が選択される。リリース係数乗算器 M では、リリース係数乗算器 B 10 側が選択されており、蓄積値を徐々に行数的に一定値に集束するように回路が働く。これらの、比較器による切り換え処理によりアタック・リリース信号が構成できる。このように上記第1の実施例によ

- (1) アタックリリース回路をディジタル信号処理により 実現が可能である。
- (2) ディジタル信号処理により実現が可能であるので、 抵抗/キャパシタの経年変化等の劣化が無い。
- 20 (3) アナログ回路を置き換えたものより簡略化した処理でアタック・リリース回路を構成できる。
 - (4) アタック/リリースの時定数を独立して調整できる。なお、第1の実施例において比較器入力は遅延器出力から取り出しているが、これを遅延器入力から取り出してもよい。この場合上記(1)~(4)が得られる。

【0015】図2は、本発明の第2の実施例のアタック・リリース回路の構成を示すものである。図2において、21は入力端子であり、加算器27の入力の一方に接続されている。加算器27の出力は、アタック係数乗算器A22とリリース係数乗算器A23と遅延器28の入力に並列に接続されており遅延器28の出力は並列にアタック係数乗算器B29とリリース係数乗算器B30に接続されている。切り換え器Bの出力は加算器7の入力のもう一方に接続されている。一方アタック係数乗算器A22とリリース係数乗算器A23の出力は切り換え器A26の入力にそれぞれ接続されており切り換え器A26の出力は出力端子32に接続されている。比較器4は遅延器8の出力にと入力信号の比較を行っている。

【0016】次に上記第2の実施例の動作について説明する。図2において、入力婦子21に信号が印加されると、比較器24において加算器27と遅延器28、アタック係数乗算器B29またはリリース係数乗算器B30、および切り換え器B31により構成されるフィードバックループに蓄積された値との比較が行われ、入力信号が蓄積値より小さい場合、各切り換え器A26、B31においてそれぞれアタック係数乗算器側が選択される。アタック係数乗算器B29側が選択されているので、蓄積値を徐々に0に向かって指数的に減少させるように回路が働く。加算器27の出力はアタック係数乗算器A22により

8

係数 a。との乗算が行われ、本回路のゲインを調整した 後出力される。また、入力信号が蓄積値より大きい場合、各切り換え器 A 26。 B 31においてそれぞれリリース 係数乗算器側が選択される。リリース係数乗算器側が選 択されると、フィードバックループでは、リリース係数 乗算器 B 30側が選択されており、蓄積値を徐々に指数的 に一定値に集束するように回路が働く。加算器 27出力は リリース係数乗算器 A 23により係数 r。との乗算が行われ、本回路のゲインを調整した後出力される。これら の、比較器による切り換え処理によりアタック・リリー ス信号が構成できる。このように上配第 2 の実施例によれば、

- (1) アタックリリース回路をディジタル信号処理により 実現が可能である。
- (2) ディジタル信号処理により実現が可能であるので、 抵抗/キャパシタの経年変化等の劣化が無い。
- (3) アナログ回路を置き換えたものより簡略化した処理 でアタック・リリース回路を構成できる。
- (4) アタック/リリースの時定数を独立して調整できる。なお、第2の実施例において比較器入力は遅延器出力から取り出しているが、これを遅延器入力から取り出してもよい。この場合でも上記(1)~(4)が得られる。

【0017】図3は、本発明の第3の実施例のアタック・リリース回路の構成を示すものである。図3において、33は入力端子であり、加算器34の入力の一方に接続されている。加算器34の出力は、出力端子40と遅延器35の入力に並列に接続されており遅延器35の出力は並列にアタック係数乗算器36とリリース係数乗算器37に接続されている。切り換え器38の出力は加算器34の入力のもう一方に接続されている。比較器39は遅延器35の出力と入30力信号の比較を行っている。

【0018】次に上記第3の実施例の動作について説明 する。図3において、入力端子33に信号が印加される と、比較器39において加算器34と遅延器35、アタック係 数乗算器36またはリリース係数乗算器37、および切り換 え器38により構成されるフィードパックループに蓄積さ れた値との比較が行われ、入力信号が蓄積値より小さい 場合、切り換え器38においてアタック係数乗算器36側が 選択される。アタック係数乗算器36側が選択されると、 フィードバックループでは、蓄積値を徐々に0に向かっ て指数的に減少させるように回路が働く。また、入力信 号が蓄積値より大きい場合、各切り換え器38においてリ リース係数乗算器37側が選択される。リリース係数乗算 器側が選択されると、フィードバックループでは、蓄積 値を徐々に指数的に一定値に集束するように回路が働 く。これらの、比較器による切り換え処理によりアタッ ク・リリース信号が構成できる。このように上記第3の 実施例によれば、

(1) アタックリリース回路をディジタル信号処理により 実現が可能である。

- (2) ディジタル信号処理により実現が可能であるので、抵抗/キャパシタの経年変化等の劣化が無い。
- (3) アナログ回路を置き換えたものより簡略化した処理 でアタック・リリース回路を構成でき、さらに積度を若 干犠牲にすることにより、より簡略化した処理でアタッ ク・リリース回路を構成できる。
- (4) アタック/リリースの時定数を独立して調整できる。なお、第3の実施例において比較器入力は遅延器出力から取り出しているが、これを遅延器入力から取り出してもよい。この場合でも上記と同様(1)~(4)が得られる。

【0019】図4は、本発明の第4の実施例のアタック・リリース回路の構成を示すものである。図4において、41は入力端子であり、加算器47の入力の一方に接続されている。加算器47の出力は、アタック係数乗算器A42とリリース係数乗算器A43の入力に並列に接続されており出力はそれぞれ切り換え器A46に入力され、その出力は出力端子52と遅延器48の入力に並列に接続されている。遅延器48の出力が並列にアタック係数乗算器B49と

りリース係数乗算器B50に接続されておりその出力はそれぞれ切り換え器B51の入力に接続されている。切り換え器B51の出力は加算器47の入力のもう一方に接続されている。比較器44は遅延器48の出力と入力信号の比較を行っている。

【0020】次に上記第4の実施例の動作について説明 する。図4において、入力端子41に信号が印加される と、比較器44においてアタック係数乗算器A42またはリ リース係数乗算器A43、加算器47と遅延器48、アタック 係数乗算器 B49またはリリース係数乗算器 B50、および 切り換え器 B51により構成されるフィードバックループ に蓄積された値との比較が行われ、入力信号が蓄積値よ り小さい場合、各切り換え器A46、B51においてそれぞ れアタック係数乗算器側が選択される。アタック係数乗 算器側が選択されると、フィードバックループでは、ア タック係数乗算器B49側が選択されているので、蓄積値 を徐々に0に向かって指数的に減少させるように回路が 働くとともに、加算器47の出力はアタック係数乗算器A 42により係数 a。との乗算が行われ、本回路のゲインを 調整する。また、入力信号が蓄積値より大きい場合、各 切り換え器A46、B51においてそれぞれリリース係数乗 算器側が選択される。リリース係数乗算器側が選択され ると、フィードバックループでは、リリース係数乗算器 B50側が選択されており、蓄積値を徐々に指数的に一定 値に集束するように回路が働くとともに、加算器47出力 はリリース係数乗算器A43により係数 roとの乗算が行 われ、本回路のゲインを調整する。これらの、比較器に よる切り換え処理によりアタック・リリース信号が構成 できる。このように上記第4の実施例によれば、

(1) アタックリリース回路をディジタル信号処理により 50 実現が可能である。

- (2) デイジタル信号処理により実現が可能であるので、 抵抗ノキャバシタの経年変化等の劣化が無い。
- (3) アナログ回路を置き換えたものより簡略化した処理 でアタック・リリース回路を構成できる。
- (4) アタック/リリースの時定数を独立して興整でき

なお、第4の実施例において比較器入力は遅延器出力か ら取り出しているが、これを遅延器入力から取り出して もよい。この場合でも上記と同様(1)~(4)が得られる。

【0021】図5は、本発明の第5ないし第8の実施例 10 の劣化がない(第1~第4の実施例共通)。 におけるコンプレッサの構成を示すものである。図5に おいて、61は入力端子であり、レベル制御をなくすため の乗算器67の入力と絶対値発生回路62の入力に接続され ている。絶対値発生回路62の出力はしきい値63と絶対値 との比較を行う引算器64に接続されている。引算器64の 出力は、べき乗変換器65に接続され、べき乗変換器65出 カはアタック・リリース回路66に接続されている。アタ ック・リリース回路66の出力は乗算器67の制御信号を与 える。第5の実施例においては、アタック・リリース回 路66は図1で示した回路を用いる。

【0022】次に上記第5の実施例の動作について説明 する。入力信号は絶対値発生回路62によって直流値に変 換され、引算器64によりしきい値を絶対値信号が越えた 量の値がべき乗変換65にあたえられ、べき乗変換された 信号は、アタック・リリース回路66により包絡信号に変 換され、この信号と入力信号との乗算を乗算器67でおこ ない、包絡電圧が最大の場合ゲインを一∞、包絡電圧が 最小の場合ゲインをOdBとするよう動作が行われる。 このように、上記第5の実施例によればしきい値を越え た入力信号に対してレベル制御手段である乗算器67によ 30 り圧縮が行われるようになり、アタック・リリース回路 66によって脈流を持ったべき乗変換信号を平滑化され、 圧縮された信号の歪を低減できる。また、本発明の第1 の実施例に示したアタック・リリース回路を使用してい るため、

- (1) アタックリリース回路をディジタル信号処理により 実現が可能である。(2) ディジタル信号処理により実現 が可能であるので、抵抗ノキャパシタの経年変化等の劣 化が無い音声圧縮・伸張回路を構成できる。
- (3) アナログ回路を置き換えたものより簡略化した処理 で音声圧縮・伸張回路を構成できる。
- (4) アタック/リリースの時定数を独立して調整でき る。本発明の第6の実施例は、図5に示すコンプレッサ のアタックリリース回路に図2で示した回路を用いたも ので、第5の実施例と同様の働きをする。また、本発明 の第7の実施例は、図5に示すコンプレッサのアタック リリース回路に図3で示した回路を用いたもので、第5 の実施例と同様の働きをする。さらに、本発明の第8の 実施例は、図5に示すコンプレッサのアタックリリース

と同様の働きをする。

[0023]

【発明の効果】本発明は上記第1ないし第4のアタック ・リリース回路の実施例から明らかなように、以下に示 す効果を有する。

10

- (1) アタック・リリース回路をディジタル信号処理によ り実現できる(第1~第4の実施例共通)。
- (2) アタック・リリース回路をディジタル信号処理によ り実現が可能であるので、抵抗/キャパシタの経年変化
- (3) アナログ回路を置き換えたものよりも簡略化した処 理でアタッグ・リリース回路を構成できる(第1, 第 2. 第4の実施例)。 さらに精度を若干犠牲にすること により、より簡略化した処理でアタック・リリース回路 を構成できる(第3の実施例)。
- (4) アタック/リリースの時定数を独立して調整できる (第1~第4の実施例共通)。また、本発明のアタック・ リリース回路を適用したコンプレッサの第5、第6、第 7. 第8の実施例から明らかなように次の効果を有す る.
- (a) アタックリリース回路をディジタル信号処理により 実現できる。
- (b) ディジタル信号処理により実現が可能であるので、 抵抗ノキャパシタの経年変化等の劣化がない音声圧縮/ 伸張回路を構成できる。
- (c) アナログ回路を置き換えたものより簡略化した処理 で音声圧縮・伸張回路を構成できる。
- (d) アタック/リリースの時定数を独立して調整でき

【図面の簡単な説明】

【図1】本発明の第1の実施例におけるアタック・リリ 一ス回路の概略ブロック図である。

【図2】本発明の第2の実施例におけるアタック・リリ ース回路の概略プロック図である。

【図3】本発明の第3の実施例におけるアタック・リリ 一ス回路の概略プロック図である。

【図4】本発明の第4の実施例におけるアタック・リリ ース回路の概略プロック図である。

【図 5】 本発明のアタック・リリース回路を適用した実 施例におけるコンプレッサ回路の概略プロック図の要部 を示したものである。

【図6】従来のアタック・リリース回路の概略プロック 図である。

【符号の説明】


1. 21. 33, 41, 61. 71…入力端子、 2. 22, 42…ア タック係数乗算器A、3,23,43…リリース係数乗算器 4, 24, 39, 44…比較器、 6, 26, 46…切り換 7, 27, 34, 47…加算器、 8, 28, 35, 48 え器A、 9, 29, 49…アタック係数乗算器 B、 …弄延器、 回路に図4で示した回路を用いたもので、第5の実施例 50 0.30、50…リリース係数乗算器B、11、31、51…切り

換え器 B、 12、32、40、52、68、76…出力端子、 36 …アタック係数乗算器、 37…リリース係数乗算器、 38…切り換え器、 62…絶対値発生回路、 63…しきい 値、 64…引算器、 65…べき乗変換、 66…アタック ・リリース回路、 67…乗算器、 72…ダイオード、 73…可変抵抗 A、 74…キャパシタ、 75…可変抵抗 B.

[図3]


12

【図1】




33 人力 超子 40 出力 第子 40 出力 第子 2-1 35 是 基 第 27 リリー 入保 安 東 第 27 リリー 入保 安 朱 東 塔

[図2]



[図4]



(8)

[図5]

